2021知到答案 数字电子技术 (山东联盟） 智慧树满分章节测试答案

第四章 章节测试

1、选择题: 一个八选一的数据选择器,其地址输入(选择控制输入)端有(     )个。
选项：
A: 2
B: 4
C: 3
D: 8
答案: 【 3】
2、选择题:若在编码器中有100个编码对象,则要求输出二进制代码位数为 （           ）位。
选项：
A: 7
B: 8
C:6
D: 10
答案: 【 7】
3、选择题: 用3线——8线译码器74LS138扩展成5线——32线的译码器，需要（        ）片74LS138。
选项：
A: 6
B: 4
C: 5
D: 3
答案: 【 4】
4、选择题: 写出如题图所示电路输出信号的逻辑表达式,说明其功能（                      ）。

选项：
A: F=A’B’+AB,实现同或运算
B:F=A’B+AB’,实现异或运算
答案: 【 F=A’B’+AB,实现同或运算】

5、选择题: 函数F=A’C+AB,当变量的取值为(                  )时,将出现竞争冒险现象。
选项：
A: B=1,C=1
B: A=1,B=1
C: A=1,C=1
D: A=0,B=0
答案: 【 B=1,C=1】
6、选择题: 优先编码器的编码信号是相互排斥的,允许多个编码信号同时有效。
选项：
A:对
B:错
答案: 【对】
7、选择题: 组合逻辑电路中产生竞争冒险的主要原因是输入端受到尖峰信号的干扰。
选项：
A:错
B:对
答案: 【错】
8、选择题: 在组合逻辑电路中,任意时刻的输出只取决于该时刻的输入,与电路原来的状态无关。
选项：
A:错
B:对
答案: 【对】
9、选择题: 全加器与半加器都是实现一位二进制数的加法运算,所以功能是相同的。
选项：
A:错
B:对
答案: 【错】
10、选择题:设计一个具有三个输入逻辑变量的逻辑函数，可以选择（       ）数据选择器。
选项：
A:八选一
B:四选一
C:十六选一
答案: 【八选一;
四选一】

第五章 章节测试

1、选择题:SR锁存器输入端处的小圆圈表示(   )。
选项：
A:低电平有效
B:低电平无效
C:不允许有输入低电平
D:不允许有输入信号
答案: 【低电平有效】
2、选择题:JK触发器的特性方程为(                           )。
选项：
A:Q*=JQ+K’Q’
B:Q*=D
C:Q*=S+R’Q
D:Q*=JQ’+K’Q
答案: 【Q*=JQ’+K’Q】
3、选择题:已知R’、S’是与非门构成的SR锁存器的输入端，则约束条件为（       ）。
选项：
A:R’+S’=0
B:R+S=1
C:RS=1
D:R’+S’=1
答案: 【R’+S’=1】
4、选择题:对于JK触发器，若J=K=1,则可完成（    ）触发器的逻辑功能。
选项：
A:T
B:SR
C:T’
D:D
答案: 【T’】
5、选择题:下列属于脉冲触发方式的动作特点的是(    )。
选项：
A:触发器的状态仅取决于CLK边沿时刻输入的逻辑状态;
B:在CLK=1的全部时间里输入信号都将对主触发器起控制作用。
C:从触发器的状态在一个CLK的变化周期里只能改变一次。
D:触发器的翻转分两步动作
答案: 【在CLK=1的全部时间里输入信号都将对主触发器起控制作用。;
从触发器的状态在一个CLK的变化周期里只能改变一次。;
触发器的翻转分两步动作】
6、选择题:触发器是具有记忆功能的逻辑章。
选项：
A:错
B:对
答案: 【对】
7、选择题:触发器的触发方式和逻辑功能之间并无固定的对应关系。
选项：
A:错
B:对
答案: 【对】
8、选择题:边沿D触发器优点是既不会空翻，也没有一次变化的选择题。
选项：
A:错
B:对
答案: 【对】
9、选择题:在一个CLK的周期里,主从SR触发器和主从JK触发器的输出状态只可能改变一次。
选项：
A:对
B:错
答案: 【对】
10、选择题:凡是电平触发的SR触发器，只有在CLK为高电平时,S和R信号才起作用。
选项：
A:错
B:对
答案: 【错】

第六章 章节测试

1、选择题:

8位移位寄存器，串行输入时经(  )个脉冲后，8位数码全部移入寄存器中
选项：
A:1
B:2
C:4
D:8
答案: 【8】

2、选择题:同步计数器和异步计数器比较，同步计数器的显著优点是（  ）。
选项：
A:工作速度高 
B:触发器利用率高
C:电路简单
D:不受时钟CP控制
答案: 【工作速度高 】
3、选择题:

下列关于同步二进制计数器74LS161和同步十进制计数器74LS160的关系叙述正确的是（  ）。
选项：
A:74LS160与74LS161的功能表不同，且计数长度不同
B:74LS160与74LS161的功能表相同，且计数长度相同
C:74LS160与74LS161的功能表相同，但计数长度不同
D:74LS160与74LS161的功能表相同，但计数长度不同。
答案: 【74LS160与74LS161的功能表相同，但计数长度不同】

4、选择题:下列方程组属于描述时序电路所用的方程组的是(      )。
选项：
A:输入方程组
B:状态方程组
C:驱动方程组
D:输出方程组
答案: 【状态方程组;
驱动方程组;
输出方程组】
5、选择题:穆尔型时序逻辑电路，其输出信号仅仅取决于存储电路的状态。
选项：
A:错
B:对
答案: 【对】
6、选择题:移位寄存器的数据输入方式只能采用串行输入方式（        ）。
选项：
A:错
B:对
答案: 【错】
7、选择题:

同步置零法设计计数器，产生置零信号的状态不在稳定的状态循环中。
选项：
A:错
B:对
答案: 【错】

8、选择题:计数器的模是指构成计数器的触发器的个数。
选项：
A:对
B:错
答案: 【错】
9、选择题:当计数范围超出现有计数器的计数长度N，且不能分解成两个小于N的因数相乘时，不能采用整体置零或整体置数方式
选项：
A:对
B:错
答案: 【错】
10、选择题: 移位寄存器74HC194A在正常工作状态下，可以实现(                )功能。
选项：
A: 左移
B: 右移
C: 保持
D: 并行输入
答案: 【 左移;
右移;
保持;
并行输入】

第七章 章节测试

1、选择题: 如图所示用555定时器接成施密特触发器为(                                         )。
选项：
A: 反相施密特触发器
B: 同相施密特触发器
C:不确定
答案: 【 反相施密特触发器】
2、选择题: 如图所示，555定时器接成单稳态触发器，所加的触发脉冲为(                )。 
选项：
A: 正脉冲
B: 负脉冲
C:  正、负脉冲
答案: 【 负脉冲】
3、选择题: 施密特触发器可用于（                  ）。
选项：
A:波形变换
B:脉冲整形
C: 脉冲鉴幅
答案: 【波形变换;
脉冲整形;
脉冲鉴幅】
4、选择题: 555定时器是一种多用途的数字-模拟混合集成电路，利用它可以构成（                     ）。
选项：
A: 施密特触发器
B: 多谐振荡器
C: 单稳态触发器
D: 反相器
答案: 【 施密特触发器;
多谐振荡器;
单稳态触发器】
5、选择题: 反相输出的施密特触发器的电压传输特性与普通反相器的电压传输特性是相同的。
选项：
A:错
B:对
答案: 【错】
6、选择题: 施密特触发器的正向转折电压与负向转折电压相同。
选项：
A:错
B:对
答案: 【错】
7、选择题:集成的单稳态触发器74121可以用上升沿触发，也可以用下降沿触发。
选项：
A:对
B:错
答案: 【对】
8、选择题: 多谐振荡器不需要外加触发信号,便能自激产生矩形脉冲。
选项：
A:错
B:对
答案: 【对】
9、选择题: 用555定时器接成多谐振荡器，由于没有输入信号，所以无法产生方波脉冲。
选项：
A:错
B:对
答案: 【错】
10、选择题: 单稳态触发器在暂稳态维持时间的长短取决于外加触发脉冲的宽度。
选项：
A:对
B:错
答案: 【错】

第八章 章节测试

1、选择题:半导体存储器在电路结构上可以像寄存器那样把每个存储章的输入和输出直接引出。
选项：
A:错
B:对
答案: 【错】
2、选择题:PROM的内容一经写入，就不能修改，所以它只能写入一次。
选项：
A:对
B:错
答案: 【对】
3、选择题:半导体存储器的容量用存储章的数量来表示，通常表示为“字数*位数”的形式。
选项：
A:错
B:对
答案: 【对】
4、选择题:用只读存储器ROM可以实现一个八段字符显示的译码器。
选项：
A:错
B:对
答案: 【对】
5、选择题:对RAM存储器进行读操作时，应向存储器芯片送出（  ）控制信号。
选项：
A:CS’=1和R/W’=1
B:CS’=0和R/W’=0
C:CS’=1和R/W’=0
D:CS’=0和R/W’=1
答案: 【CS’=0和R/W’=1】
6、选择题:已知某存储器芯片有地址线12条，数据线8条，则该存储器的存储容量是（ ）。
选项：
A:4096*4位
B:2048*8位
C:1024*8位
D:4096*8位
答案: 【4096*8位】
7、选择题:欲将容量为128*8位的RAM扩展为1024*8位的RAM，则需要（    )片128*8位的RAM。
选项：
A:8
B:4
C:10
D:3
答案: 【8】
8、选择题:1024*8位的ROM对应的地址码是（            ） 位。
选项：
A: 10
B: 8
C: 1024
D: 16
答案: 【 10】
9、选择题:只读存储器的类型有（                                 ）。
选项：
A:掩膜ROM
B:EPROM
C:DRAM
D:PROM
答案: 【掩膜ROM;
EPROM;
PROM】
10、选择题:RAM的电路结构包含（     ）三个组成部分。
选项：
A:存储矩阵
B:读写控制电路
C:地址译码器
D:输出缓冲器
答案: 【存储矩阵;
读写控制电路;
地址译码器】

第九章 章节测试

1、选择题:PLD是可编程逻辑器件的简称。
选项：
A:对
B:错
答案: 【对】
2、选择题:PAL器件中的或逻辑阵列是可以编程的。
选项：
A:对
B:错
答案: 【错】
3、选择题:经过一定的编程，PAL专用输出结构可用作输入。
选项：
A:对
B:错
答案: 【错】
4、选择题:由于采用了CMOS工艺，EPLD具有很高的噪声容限。
选项：
A:对
B:错
答案: 【对】
5、选择题:FPGA中，CLB是输出逻辑模块的简称。
选项：
A:错
B:对
答案: 【错】
6、选择题:关于FPGA的说法错误的是（  ）。
选项：
A:相比其它PLD产品，FPGA的集成度最低。
B:FPGA的编程数据都是存放在EPROM中。
C:断电后，FPGA的数据易丢失。
D:FPGA中的IOB、CLB和互联资源都是可编程的。
答案: 【相比其它PLD产品，FPGA的集成度最低。】
7、选择题:下列不属于PLD产品的是（  ）。
选项：
A:PLC
B:PAL
C:FPGA
D:EPLD
答案: 【PLC】
8、选择题:PAL器件是由以下（              ）三部分组成的。
选项：
A:可编程的与逻辑阵列
B:固定的或逻辑阵列
C:固定的与逻辑阵列
D:输出电路
答案: 【可编程的与逻辑阵列;
固定的或逻辑阵列;
输出电路】
9、选择题:关于可编程逻辑器件的说法正确的是（  ）。
选项：
A:在将FPGA的逻辑章组成复杂系统时，不同的信号传输途径传输延迟时间是确定的。
B:每次开始工作时，FPGA都要重新装载编程数据。
C:PAL的电路基本结构是与-或逻辑阵列型。
D:PLD开发系统中的硬件部分由计算机和编程器构成。
答案: 【每次开始工作时，FPGA都要重新装载编程数据。;
PAL的电路基本结构是与-或逻辑阵列型。;
PLD开发系统中的硬件部分由计算机和编程器构成。】
10、选择题:GAL是通用阵列逻辑器件，是最早推出的一种可重复编程的SPLD。
选项：
A:错
B:对
答案: 【对】

第十章 章节测试

1、选择题: 并联型A/D转换器的转换精度取决于（                       ）。
选项：
A: 分压电阻的相对精度
B: 参考电压的稳定性
C: 电压比较器的灵敏度
D: 量化电平的划分单位
答案: 【 分压电阻的相对精度;
参考电压的稳定性;
电压比较器的灵敏度;
量化电平的划分单位】
2、选择题:在权电阻网络DAC 中，当输入的数字量位数较多时，电路中（             ）元件的数值相差较大。
选项：
A: 运算放大器
B: 权电阻
C: 基准电压
答案: 【 权电阻】
3、选择题: 在D/A转换器数字量的输入方式上，有（                 ）两种输入类型。
选项：
A: 并行输入
B: 串行输入
C: 总线输入
答案: 【 并行输入;
串行输入】
4、选择题:D/A转换的精度可以用分辨率和转换误差来描述。
选项：
A:对
B:错
答案: 【对】
5、选择题: 在A/D转换时，首先对输入的模拟电压信号进行取样，必须要满足取样定理。
选项：
A:对
B:错
答案: 【对】
6、选择题: 在D/A转换器中，通常用分辨率和转换误差来描述转换精度。
选项：
A:对
B:错
答案: 【对】
7、选择题: 在直接A/D转换器中，输入的模拟电压信号直接被转换成相应的数字信号。
选项：
A:错
B:对
答案: 【对】
8、选择题: A/D转换器的类型很多，可以分为直接A/D转换器和间接A/D转换器两大类。
选项：
A:错
B:对
答案: 【对】
9、选择题: 在A/D转换器数字量的输出方式上，有（                 ）两种输出类型。
选项：
A: 并行输出
B: 总线输出
C: 串行输出
答案: 【 并行输出;
串行输出】
10、选择题:在四位权电阻网络D/A转换器中，取Vref=5V,若测得输出电压的大小为-2.5V，则输入数字量为（          ） 。
选项：
A: 1000
B: 1100
C: 0100
D:1010
答案: 【 1000】[/$]