2021知到答案 数字电子技术（山东联盟—临沂大学） 智慧树满分章节测试答案

第五章 章节测试

1、选择题:RS触发器的约束条件RS=0表示不允许出现R=S=1的输入。（）
选项：
A:错
B:对
答案: 【对】
2、选择题:由两个TTL或非门构成的基本RS触发器，当 R=S=0时，触发器的状态为不定。（）
选项：
A:对
B:错
答案: 【错】
3、选择题:同步触发器存在空翻现象，而边沿触发器 和主从触发器克服了空翻。（）
选项：
A:错
B:对
答案: 【对】
4、选择题:对边沿JK触发器，在CP为高电平期间，当J=K=1时，状态会翻转一次。（）
选项：
A:错
B:对
答案: 【错】
5、选择题:下列触发器中没有约束条件的是：（）
选项：
A:同步RS触发器
B:基本RS触发器
C:边沿D触发器
D:主从RS触发器
答案: 【边沿D触发器】
6、选择题:如果把触发器的JK输入端接到一起，该触发器就转换成（）触发器。
选项：
A:D
B:T′
C:T
D:RS
答案: 【T】
7、选择题:同步RS触发器的两个输入信号RS为00，要使它的输出从0变成1，它的RS应为：（）
选项：
A:11
B:00
C:10
D:01
答案: 【01】
8、选择题:如果把D触发器的输出Q反馈连接到输入D，则输出Q的脉冲波形的频率为CP脉冲频率f的：（）
选项：
A:二倍频
B:不变
C:二分频
D:四分频
答案: 【不变】
9、选择题:要使JK触发器的输出Q从1就成0，它的输入信号JK就为：（）
选项：
A:00
B:无法确定
C:01
D:10
答案: 【01】
10、选择题:边沿式D触发器是一种 （ ）稳态电路。（）
选项：
A:无
B:双
C:单
D:多
答案: 【双】
11、选择题:如果触发器的次态仅取决于CP（）时输入信号的状态，就可以克服空翻。
选项：
A:上升（下降）沿
B:高电平
C:无法确定
D:低电平
答案: 【上升（下降）沿】
12、选择题:

为实现如图所示的触发器逻辑功能转换，虚线框中应为：(  )。
选项：
A:或门
B:与门
C:非门
D:异或门
答案: 【非门
】

13、选择题:

已知某触发器的功能表如表所示（A、B为触发器的输入），则其输出信号的表达式为：(  )。
选项：
A:
B:
C:
D:
答案: 【】

第六章 章节测试

1、选择题:时序逻辑电路的特点是：电路任一时刻的输出状态与同一时刻的输入信号有关，与原有状态没有任何的联系。（）
选项：
A:错
B:对
答案: 【错】
2、选择题:异步时序电路的各级触发器类型不同。（）
选项：
A:对
B:错
答案: 【错】
3、选择题:时序电路中一定含有记忆功能的器件。（）
选项：
A:错
B:对
答案: 【对】
4、选择题:把一个5进制计数器与一个10进制计数器串联 可得到15进制计数器。（）
选项：
A:错
B:对
答案: 【错】
5、选择题:计数器的模是指构成计数器的触发器的个数。 （）
选项：
A:对
B:错
答案: 【错】
6、选择题:同步时序电路具有统一的时钟CP控制。()
选项：
A:错
B:对
答案: 【对】
7、选择题:同步计数器和异步计数器比较，同步计数器的最显著优点是：（）
选项：
A:电路简单
B:触发器利用率高
C:工作速度快
D:不受时钟CP控制
答案: 【工作速度快】
8、选择题:N个触发器可以构成能寄存( )位二进制数码的寄存器。
选项：
A:N-1
B:N+1
C:N
D:2N
答案: 【N】
9、选择题:根据组成计数器的各触发器状态翻转的时间与CP的关系分类，计数器可分为哪两种：（）
选项：
A:摩尔型和米里型
B:同步和异步
C:二、十和N进制
D:加法、减法及加减可逆
答案: 【同步和异步】
10、选择题:四个触发器组成的环行计数器最多有多少个有效状态。（）
选项：
A:16
B:8
C:6
D:4
答案: 【4】
11、选择题:8位移位寄存器，串行输入时经（ ）个脉冲 后，8位数码全部移入寄存器中。
选项：
A:2
B:4
C:8
D:1
答案: 【8】
12、选择题:下列电路中，不属于时序逻辑电路的是：（）
选项：
A:数据选择器
B:计数器
C:移位寄存器
D:译码器
答案: 【数据选择器;
译码器】
13、选择题:某计数器的输出波形如图所示，该计数器是：（  ）
选项：
A:七进制计数器
B:六进制计数器
C:五进制计数器
D:四进制计数器
答案: 【六进制计数器
】
14、选择题:如图所示的电路（图中为上升沿Jk触发器），设触发器当前状态Q₃ Q₂ Q₁为“100”，则在时钟作用下，触发器下一状态（Q₃ Q₂ Q₁）为：（ ）
选项：
A:“011”
B:“100”
C:“000”
D:“101”
答案: 【“011”
】
15、选择题:如图所示的时序逻辑电路的功能为：（ ）
选项：
A:六进制加法计数器 
B:六进制减法计数器
C:四进制加法计数器 
D:四进制减法计数器
答案: 【四进制减法计数器
】
16、选择题:如图所示时序逻辑电路的功能为同步四进制加法计数器。（ ）
选项：
A:对
B:错
答案: 【对】
17、选择题:如图所示时序逻辑电路的功能为四进制减法计数器。（ ）
选项：
A:对
B:错
答案: 【错】
18、选择题:如图所示电路的逻辑功能为异步三进制加法计数器。（设触发器的初态为零）（ ） 
选项：
A:错
B:对
答案: 【错】
19、选择题:用集成计数器74HVC161构成的计数器为八进制加计数器。（ ）
选项：
A:对
B:错
答案: 【错】
20、选择题:用集成计数器74HVC161构成的计数器如图(a)所示，则该计数器的状态转换图为(b)。（ ）
选项：
A:错
B:对
答案: 【对】

第七章 章节测试

1、选择题:RAM 与ROM比较，其缺点是掉电丢失信息。（）
选项：
A:错
B:对
答案: 【对】
2、选择题:存储器容量的扩展即是位数和字长的扩展。（）
选项：
A:对
B:错
答案: 【错】
3、选择题:随机存取存储器具有读/写功能。（）
选项：
A:错
B:对
答案: 【对】
4、选择题:ROM一般用在需要频繁读写数据的场合。（）
选项：
A:错
B:对
答案: 【错】
5、选择题:FPGA是现场可编程门阵列，属于低密度可编程器件。（）
选项：
A:错
B:对
答案: 【错】
6、选择题:随机存取存储器RAM中的内容，当电源断掉后又接通，则存储器中的内容将：（）
选项：
A:全部改变
B:全部为1
C:不确定
D:保持不变
答案: 【不确定】
7、选择题:要构成容量为4K×8的RAM，需要多少片容量为256×4的RAM？（）
选项：
A:32
B:4
C:2
D:8
答案: 【32】
8、选择题:ROM的存储容量为1K×8，则地址码和数据线的位数分别为：（）
选项：
A:8；10
B:10；8
C:1；8
D:8；1
答案: 【10；8】
9、选择题:ROM可以用来存储程序、表格和大量固定数据，但它不可以用来实现：（）
选项：
A:代码转换
B:计数器
C:逻辑函数
D:乘法运算
答案: 【计数器】
10、选择题:用1K×4位的DRAM设计4K×8位的存储器的系统需要的芯片数是：（）
选项：
A:32
B:16
C:4
D:8
答案: 【8】
11、选择题:如图所示用ROM实现的逻辑函数是（ ）。
选项：
A:
B:
C:
D:
答案: 【】

第八章 章节测试

1、选择题:单稳态触发器状态有一个稳定状态和一个暂稳状态。（）
选项：
A:对
B:错
答案: 【对】
2、选择题:石英晶体多谐振荡器的振荡频率与电路中的 R、C成正比。（）
选项：
A:错
B:对
答案: 【错】
3、选择题:多谐振荡器的输出信号的周期与阻容元件的参数成正比。（）
选项：
A:错
B:对
答案: 【对】
4、选择题:施密特触发器能将缓慢变化的非矩形脉冲变换成边沿陡峭的矩形脉冲。（）
选项：
A:对
B:错
答案: 【对】
5、选择题:施密特触发器可用于将三角波变换成正弦波。（）
选项：
A:错
B:对
答案: 【错】
6、选择题:555定时器不仅可以组成多谐振荡器，而且还可以 组成单稳态触发器、施密特触发器。（）
选项：
A:对
B:错
答案: 【对】
7、选择题:单稳态触发器的输出脉冲的宽度取决于：（）
选项：
A:电源电压的数值
B:触发脉冲的幅度
C:触发脉冲的宽度
D:电路本身的电容、电阻的参数
答案: 【电路本身的电容、电阻的参数】
8、选择题:单稳态触发器的主要用途是：（）
选项：
A:整形、鉴幅、定时
B:延时、定时、存储
C:整形、延时、鉴幅
D:延时、定时、整形
答案: 【延时、定时、整形】
9、选择题:为了提高多谐振荡器频率的稳定性，最有效的方法是：（）
选项：
A:保持环境温度不变
B:提高电容、电阻的精度
C:提高电源的稳定度
D:采用石英晶体振荡器
答案: 【采用石英晶体振荡器】
10、选择题:能将正弦波变成同频率方波的电路为：（）
选项：
A:多谐振荡器
B:单稳态触发器
C:施密特触发器
D:555定时器
答案: 【施密特触发器】
11、选择题:用来鉴别脉冲信号幅度时，应采用：（）
选项：
A:单稳态触发器
B:多谐振荡器
C:施密特触发器
D:双稳态触发器
答案: 【施密特触发器】
12、选择题:555集成定时器构成的施密特触发器，当电源电压为15V时，其回差电压△UT值为：（）
选项：
A:2.5V
B:5V
C:15V
D:10V
答案: 【5V】
13、选择题:某电路的输入波形 U_I 和输出波形 U_O 如图所示，则该电路为（  ）。
选项：
A:单稳态触发器 
B:施密特触发器  
C:JK触发器
D:反相器
答案: 【单稳态触发器 
】
14、选择题:如图所示电路为由555定时器构成的：（ ）。
选项：
A:施密特触发器
B:T触发器
C:多谐振荡器
D:单稳态触发器
答案: 【施密特触发器
】

第九章 章节测试

1、选择题:MP３音乐播放器含有D/A转换器，因为要将存储器中的数字信号转换成优美动听的模拟信号——音乐。（）
选项：
A:错
B:对
答案: 【对】
2、选择题:A/D转换器是将数字量转换为模拟量。（）
选项：
A:错
B:对
答案: 【错】
3、选择题:D/A转换器的位数越多，能够分辨的最小输出电压变化量就越小。（）
选项：
A:对
B:错
答案: 【对】
4、选择题:已知被转换的信号的上限截止频率为10kHz，则A/D转换器的采样频率应高于10kHz。（）
选项：
A:错
B:对
答案: 【错】
5、选择题:输入至少10位数字量的D/A转换器分辨率可达千分之一。（）
选项：
A:错
B:对
答案: 【对】
6、选择题:与倒T形电阻网络DAC相比，权电流网络D/A转换器的主要优点是消除了( )对转换精度的影响。
选项：
A:加法器
B:电流建立时间
C:模拟开关导通电阻
D:网络电阻精度
答案: 【网络电阻精度】
7、选择题:集成D/A转换器不可以用来构成:（）
选项：
A:加法器
B:数模转换
C:程控放大器
D:波形发生电路
答案: 【加法器】
8、选择题:双积分A/D转换器转换时间的范围大约在：（）
选项：
A:几十纳秒
B:几百微秒
C:几十毫秒
D:几十微秒
答案: 【几十毫秒】
9、选择题:有一个4位的D/A转换器，设它的满刻度输出电压为10V，当输入数字量为1101时，输出电压为：（）
选项：
A:9.375V
B:4V
C:6.25V
D: 8.125V
答案: 【 8.125V】
10、选择题:

已知某一DAC电路的最小分辩电压U_LSB＝40mV，最大满刻度输出电压U_FSR＝0.28V，则该电路输入二进制数字量的位数n为：（ ）
选项：
A:4
B:2
C:8
D:3
答案: 【3】[/$]